« Projekte
Erstellung eines Werkzeuges zur automatischen Ermittlung der C1-Codeabdeckung für Sicas S7
Projektleiter:
Finanzierung:
Industrie;
Stellwerke unterliegen sehr hohen Anforderungen an Sicherheit und Zuverlässigkeit, da von ihrer spezifikationsgemäßen Funktion der Schutz menschlichen Lebens, der sichere Transport von Gütern, die Effizienz und Wirtschaftlichkeit des Schienenverkehrs allgemein abhängt. Heutige elektronische Stellwerke (ESTW) basieren auf historisch gewachsenen Techniken, u.a. dem mechanischen bzw. relaisabhängig realisierten Spurplanprinzip.

Elektronische Stellwerke können durch speicherprogrammierbare Steuerungen verwirklicht werden, auf denen das ereignisgesteuerte Elementmodell, eine spezielle modulare Software, die Außenelemente der Bahnanlage (wie z.B. Signale und Weichen) und die Spurfunktionen abbildet.

Diese Software unterliegt während ihres gesamten Lebenszyklusses strengen Anforderungen, die in der Norm CENELEC EN 50128 festgelegt sind. Wichtiger Teil dieses Zyklusses ist der Prozess der Softwareverifikation und des Testens. Anhand von Modultests wird der Nachweis erbracht, ob die erstellte Software der Anforderungsspezifikation genügt oder nicht. Um diese Verifikation durchzuführen, sind u.U. Hunderte von Testfällen für ein Modul abzuarbeiten. Dieser Testvorgang ist aus Gründen der Wirtschaftlichkeit und Reproduzierbarkeit automatisiert. Zurzeit kann allerdings die sogenannte Codeabdeckung, die durch die Testfälle erreicht wird, nicht automatisch ermittelt werden. Um dies zu erreichen, wird folgender Weg vorgeschlagen.

Die zu testende Stellwerkssoftware wird in eine Hochsprache (z.B. VHDL) überführt. Soweit möglich sollte die Lesbarkeit der AWL-Module für einen AWL-Programmierer auch in der Hochsprache erhalten bleiben.

Die zu erstellende Testumgebung soll für ein Modul die zugehörigen, in XML formulierten Testfälle, abarbeiten und dabei detaillierte Testprotokolle erstellen. Insbesondere müssen diese Protokolle den Erfolg oder Misserfolg sowie den detaillierten Ist/Soll-Vergleich enthalten. Die durch die Überführung eventuell entstandenen zusätzlichen Quellcodeteile (Instrumentalisierungscode) dürfen dabei nicht in die Überdeckungsanalyse einfließen.

Schlagworte

AWL, C1, Codeüberdeckung, FUP, SPS, Siscas S7, Stellwerke, Test, VHDL, Verifikation
Kontakt

weitere Projekte

Die Daten werden geladen ...