Das Forschungsportal Sachsen-Anhalt verwendet zur Bereitstellung einiger Funktionen Cookies.
Mit der Verwendung dieser Seite erklären Sie sich damit einverstanden. Weitere Informationen
Das Forschungsportal Sachsen-Anhalt verwendet zur Bereitstellung einiger Funktionen Cookies.
Mit der Verwendung dieser Seite erklären Sie sich damit einverstanden. Weitere Informationen
Sie verwenden einen sehr veralteten Browser und können Funktionen dieser Seite nur sehr eingeschränkt nutzen. Bitte aktualisieren Sie Ihren Browser. http://www.browser-update.org/de/update.html
Technologiegerechte asymmetrische 3D-Verbindungsarchitekturen: Entwurfsstrategien- und methoden
Neue Produktionsmethoden ermöglichen den Entwurf heterogener 3D-System-on-Chips (3D-SoCs). Diese bestehen aus mehreren gestapelten Dies, die mit unterschiedlichen Fertigungstechnologien hergestellt werden. Im Gegensatz zu homogenen 3D-SoCs ist dadurch eine Anpassung der technologischen Eigenschaften einzelner Dies an die spezifischen Anforderungen der auf den Ebenen platzierten Komponenten möglich. Heterogene SoCs bieten vielfältige Einsatzmöglichkeiten auf dem Gebiet der eingebetteten Systeme und Hochleistungsrechner. Um das Potential heterogener 3D-SoCs ausnutzen zu können, sind leistungsstarke, flexible und skalierbare Kommunikationsinfrastrukturen erforderlich. Aktuelle Verbindungsarchitekturen (Interconnect Architectures, IAs) gehen jedoch stillschweigend von einer homogenen 3D-SoC-Struktur aus und berücksichtigen somit keine Unterschiede in den Technologieparametern bei der Festlegung der Topologie, der Architektur und der Mikroarchitektur des Verbindungsnetzwerkes.
Ziel dieses Projektes ist die Entwicklung von Entwurfsstrategien und -methoden für 3D-Verbindungsarchitekturen, welche für heterogene 3D-SoCs optimiert sind. Dabei verfolgen wir zwei neuartige Ansätze. Zum einen werden wir die technologiespezifischen Eigenschaften einzelner Chip-Ebenen in heterogenen 3D-SoCs berücksichtigen. Daher müssen existierende Verfahren für heterogene und hybride Verbindungsarchitekturen neu bewertet werden. Zum anderen werden wir neuartige Interaktionsmuster zwischen Komponenten erforschen, da Komponenten bis hin zur Mikroarchitekturebene räumlich verteilt werden können, um technologiespezifische Eigenschaften auszunutzen. Diese beiden Ansätze münden im Konzept der Technologie-asymmetrischen 3D-Verbindungsarchitekturen (Technology Asymmetric 3D-Interconnect Architectures, TA-3D-IAs), welche im Rahmen dieses Antrags erstmalig betrachtet werden.
Im Ergebnis soll dieses Projekt zu einem besseren Verständnis der Implementierungsmöglichkeiten von TA-3D-IAs als Bestandteil heterogener 3D-SoCs führen. Wir werden systematische Entwurfsmethodologien und Architekturschablonen für den Entwurf technologiegerechter 3D-IAs entwickeln. Hierfür werden wir eine leistungsfähige Simulationsumgebung zur Analyse des Entwurfsraums von TA-3D-IAs bereitstellen, welche die Berücksichtigung unterschiedlicher technologiespezifischer Parameter für alle Komponenten des Verbindungsnetzwerkes ermöglicht. Zusätzlich werden wir Referenz-Benchmarks und ausgewählte TA-3D-IAs zur Verfügung stellen, mit deren Hilfe andere Forschungsgruppen ihre Ideen evaluieren und vergleichen können.
Technology-aware Asymmetric 3D-Inteconnect Architectures: Templates and Design Methods
New production methods enable the design of heterogeneous 3D-System-on-Chips (3D-SoCs), which consist of stacked silicon dies manufactured with different technologies. In contrast to homogeneous SoCs, this allows to adjust the technological characteristics of each die to the specific requirements of the components placed in each layer. Heterogeneous 3D-SoCs provide unprecedented integration possibilities for embedded and high performance systems. To exploit that potential, powerful, flexible, and scalable communication infrastructures are required. Yet, current interconnect architectures (IAs) tacitly assume a multilayer homogeneous 3D-SoC and do not consider the influence of different technology parameters on the topology, architectural, and micro-architectural level of the IA.
In this project, we aim to develop architectural templates and design methods for 3D-interconnect architectures for heterogeneous 3D-SoCs. We target two main innovations: First, we will exploit the specific technology characteristics of individual chip layers in heterogeneous 3D-SoCs. Therefore, we will re-evaluate and extend existing approaches for heterogeneous and hybrid 2D-interconnect architectures. Second, we aim at discovering new interaction mechanisms among components, which may be spatially distributed even at the micro-architectural level, to exploit their diverse features when manufactured in different technologies. The combination of these aspects leads to technology asymmetric 3D-interconnect architectures (TA-3D-IAs), as defined in this proposal for the first time.
The main outcome of the project will be a deeper understanding of TA-3D-IAs as part of heterogeneous 3D-SoCs. Further, we will develop systematic design methodologies and a set of architectural templates for the design of TA-3D-IAs. Therefor we will create a full-fledged simulation framework for the analysis of TA-3D-IAs' design space, which will be capable of accounting for technology-specific parameters for all components of the communication infrastructure. In addition, we will provide reference benchmarks and selected TA-3D-IAs, which will allow other research teams to evaluate and compare their ideas.
Sie verwenden einen sehr veralteten Browser und können Funktionen dieser Seite nur sehr eingeschränkt nutzen. Bitte aktualisieren Sie Ihren Browser. http://www.browser-update.org/de/update.html
Technologiegerechte asymmetrische 3D-Verbindungsarchitekturen: Entwurfsstrategien- und methoden
Neue Produktionsmethoden ermöglichen den Entwurf heterogener 3D-System-on-Chips (3D-SoCs). Diese bestehen aus mehreren gestapelten Dies, die mit unterschiedlichen Fertigungstechnologien hergestellt werden. Im Gegensatz zu homogenen 3D-SoCs ist dadurch eine Anpassung der technologischen Eigenschaften einzelner Dies an die spezifischen Anforderungen der auf den Ebenen platzierten Komponenten möglich. Heterogene SoCs bieten vielfältige Einsatzmöglichkeiten auf dem Gebiet der eingebetteten Systeme und Hochleistungsrechner. Um das Potential heterogener 3D-SoCs ausnutzen zu können, sind leistungsstarke, flexible und skalierbare Kommunikationsinfrastrukturen erforderlich. Aktuelle Verbindungsarchitekturen (Interconnect Architectures, IAs) gehen jedoch stillschweigend von einer homogenen 3D-SoC-Struktur aus und berücksichtigen somit keine Unterschiede in den Technologieparametern bei der Festlegung der Topologie, der Architektur und der Mikroarchitektur des Verbindungsnetzwerkes.
Ziel dieses Projektes ist die Entwicklung von Entwurfsstrategien und -methoden für 3D-Verbindungsarchitekturen, welche für heterogene 3D-SoCs optimiert sind. Dabei verfolgen wir zwei neuartige Ansätze. Zum einen werden wir die technologiespezifischen Eigenschaften einzelner Chip-Ebenen in heterogenen 3D-SoCs berücksichtigen. Daher müssen existierende Verfahren für heterogene und hybride Verbindungsarchitekturen neu bewertet werden. Zum anderen werden wir neuartige Interaktionsmuster zwischen Komponenten erforschen, da Komponenten bis hin zur Mikroarchitekturebene räumlich verteilt werden können, um technologiespezifische Eigenschaften auszunutzen. Diese beiden Ansätze münden im Konzept der Technologie-asymmetrischen 3D-Verbindungsarchitekturen (Technology Asymmetric 3D-Interconnect Architectures, TA-3D-IAs), welche im Rahmen dieses Antrags erstmalig betrachtet werden.
Im Ergebnis soll dieses Projekt zu einem besseren Verständnis der Implementierungsmöglichkeiten von TA-3D-IAs als Bestandteil heterogener 3D-SoCs führen. Wir werden systematische Entwurfsmethodologien und Architekturschablonen für den Entwurf technologiegerechter 3D-IAs entwickeln. Hierfür werden wir eine leistungsfähige Simulationsumgebung zur Analyse des Entwurfsraums von TA-3D-IAs bereitstellen, welche die Berücksichtigung unterschiedlicher technologiespezifischer Parameter für alle Komponenten des Verbindungsnetzwerkes ermöglicht. Zusätzlich werden wir Referenz-Benchmarks und ausgewählte TA-3D-IAs zur Verfügung stellen, mit deren Hilfe andere Forschungsgruppen ihre Ideen evaluieren und vergleichen können.