CPLD-Demonstrationsboard (ispM4A5 lab board)
Projektleiter:
Finanzierung:
Haushalt;
Forschergruppen:
Die Miniaturisierung und Komplexitäts-Erweiterung programmierbarer Digitalbausteine werden durch Demonstrationsplatinen der jeweiligen Hersteller aufgezeigt. Diese Platinen eignen sich inzwischen nicht mehr für die Ausbildung Studierender unterer Semester, die diese Bausteine zum ersten mal im Labor einsetzen. Zur Einführung programmierbarer Digitalbausteine werden einfache, gut strukturierte und robuste Demonstrationsplatinen benötigt. In Zusammenarbeit mit einer Partnerhochschule wurden Kriterien derartiger Schaltungen definiert und hierauf basierend eine entsprechende Hardware entwickelt. Die Platine wird in den Laboren beider Hochschule zur Einführung in VHDL/Verilog eingesetzt.
Schlagworte
CPLD, Demonstration Board, Lattice, VHDL, Verilog
Publikationen
Die Daten werden geladen ...
Kontakt
Prof. Dr. Gerd Walter Wöstenkühler
HS Harz für angewandte Wissenschaften
FB Automatisierung und Informatik
Friedrichstraße 57-59
38855
Wernigerode
Tel.:+49 3943 659322
weitere Projekte
Die Daten werden geladen ...